Gecko [ access-piscine.fr ]

Name	Size	Permission
cuda_wrappers	[ DIR ]	drwxr-xr-x
llvm_libc_wrappers	[ DIR ]	drwxr-xr-x
openmp_wrappers	[ DIR ]	drwxr-xr-x
ppc_wrappers	[ DIR ]	drwxr-xr-x
__clang_cuda_builtin_vars.h	4.78 KB	-rw-r--r--
__clang_cuda_cmath.h	18.06 KB	-rw-r--r--
__clang_cuda_complex_builtins....	9.36 KB	-rw-r--r--
__clang_cuda_device_functions....	56.68 KB	-rw-r--r--
__clang_cuda_intrinsics.h	29.93 KB	-rw-r--r--
__clang_cuda_libdevice_declare...	21.87 KB	-rw-r--r--
__clang_cuda_math.h	15.99 KB	-rw-r--r--
__clang_cuda_math_forward_decl...	8.27 KB	-rw-r--r--
__clang_cuda_runtime_wrapper.h	17.61 KB	-rw-r--r--
__clang_cuda_texture_intrinsic...	31.86 KB	-rw-r--r--
__clang_hip_cmath.h	26.34 KB	-rw-r--r--
__clang_hip_libdevice_declares...	19.87 KB	-rw-r--r--
__clang_hip_math.h	31.96 KB	-rw-r--r--
__clang_hip_runtime_wrapper.h	4.65 KB	-rw-r--r--
__clang_hip_stdlib.h	1.19 KB	-rw-r--r--
__stddef_max_align_t.h	857 B	-rw-r--r--
__wmmintrin_aes.h	5.15 KB	-rw-r--r--
__wmmintrin_pclmul.h	1.99 KB	-rw-r--r--
adxintrin.h	7.37 KB	-rw-r--r--
altivec.h	697.32 KB	-rw-r--r--
ammintrin.h	7.54 KB	-rw-r--r--
amxcomplexintrin.h	6.81 KB	-rw-r--r--
amxfp16intrin.h	1.82 KB	-rw-r--r--
amxintrin.h	21.12 KB	-rw-r--r--
arm64intr.h	993 B	-rw-r--r--
arm_acle.h	25.66 KB	-rw-r--r--
arm_bf16.h	548 B	-rw-r--r--
arm_cde.h	32.67 KB	-rw-r--r--
arm_cmse.h	6.21 KB	-rw-r--r--
arm_fp16.h	16.92 KB	-rw-r--r--
arm_mve.h	1.48 MB	-rw-r--r--
arm_neon.h	2.45 MB	-rw-r--r--
arm_neon_sve_bridge.h	9.48 KB	-rw-r--r--
arm_sme_draft_spec_subject_to_...	60.2 KB	-rw-r--r--
arm_sve.h	1.51 MB	-rw-r--r--
armintr.h	843 B	-rw-r--r--
avx2intrin.h	186.96 KB	-rw-r--r--
avx512bf16intrin.h	10.51 KB	-rw-r--r--
avx512bitalgintrin.h	2.41 KB	-rw-r--r--
avx512bwintrin.h	75.33 KB	-rw-r--r--
avx512cdintrin.h	4.12 KB	-rw-r--r--
avx512dqintrin.h	58.75 KB	-rw-r--r--
avx512erintrin.h	11.83 KB	-rw-r--r--
avx512fintrin.h	382.64 KB	-rw-r--r--
avx512fp16intrin.h	156.63 KB	-rw-r--r--
avx512ifmaintrin.h	2.49 KB	-rw-r--r--
avx512ifmavlintrin.h	4.31 KB	-rw-r--r--
avx512pfintrin.h	4.53 KB	-rw-r--r--
avx512vbmi2intrin.h	13.17 KB	-rw-r--r--
avx512vbmiintrin.h	3.72 KB	-rw-r--r--
avx512vbmivlintrin.h	6.94 KB	-rw-r--r--
avx512vlbf16intrin.h	19.21 KB	-rw-r--r--
avx512vlbitalgintrin.h	4.23 KB	-rw-r--r--
avx512vlbwintrin.h	121.26 KB	-rw-r--r--
avx512vlcdintrin.h	7.66 KB	-rw-r--r--
avx512vldqintrin.h	46.41 KB	-rw-r--r--
avx512vlfp16intrin.h	85.51 KB	-rw-r--r--
avx512vlintrin.h	322.29 KB	-rw-r--r--
avx512vlvbmi2intrin.h	25.72 KB	-rw-r--r--
avx512vlvnniintrin.h	13.13 KB	-rw-r--r--
avx512vlvp2intersectintrin.h	4.44 KB	-rw-r--r--
avx512vnniintrin.h	4.21 KB	-rw-r--r--
avx512vp2intersectintrin.h	2.9 KB	-rw-r--r--
avx512vpopcntdqintrin.h	2 KB	-rw-r--r--
avx512vpopcntdqvlintrin.h	3.31 KB	-rw-r--r--
avxifmaintrin.h	5.75 KB	-rw-r--r--
avxintrin.h	195.41 KB	-rw-r--r--
avxneconvertintrin.h	14.09 KB	-rw-r--r--
avxvnniint16intrin.h	17.41 KB	-rw-r--r--
avxvnniint8intrin.h	18.67 KB	-rw-r--r--
avxvnniintrin.h	10.44 KB	-rw-r--r--
bmi2intrin.h	7.09 KB	-rw-r--r--
bmiintrin.h	14.12 KB	-rw-r--r--
builtins.h	741 B	-rw-r--r--
cet.h	1.49 KB	-rw-r--r--
cetintrin.h	3.27 KB	-rw-r--r--
cldemoteintrin.h	1.18 KB	-rw-r--r--
clflushoptintrin.h	1.17 KB	-rw-r--r--
clwbintrin.h	1.2 KB	-rw-r--r--
clzerointrin.h	1.19 KB	-rw-r--r--
cmpccxaddintrin.h	2.33 KB	-rw-r--r--
cpuid.h	11.01 KB	-rw-r--r--
crc32intrin.h	3.27 KB	-rw-r--r--
emmintrin.h	192.64 KB	-rw-r--r--
enqcmdintrin.h	2.12 KB	-rw-r--r--
f16cintrin.h	5.39 KB	-rw-r--r--
float.h	5.63 KB	-rw-r--r--
fma4intrin.h	6.82 KB	-rw-r--r--
fmaintrin.h	28.4 KB	-rw-r--r--
fxsrintrin.h	2.82 KB	-rw-r--r--
gfniintrin.h	7.57 KB	-rw-r--r--
hexagon_circ_brev_intrinsics.h	15.59 KB	-rw-r--r--
hexagon_protos.h	374.42 KB	-rw-r--r--
hexagon_types.h	130.33 KB	-rw-r--r--
hresetintrin.h	1.36 KB	-rw-r--r--
htmintrin.h	6.14 KB	-rw-r--r--
htmxlintrin.h	9.01 KB	-rw-r--r--
hvx_hexagon_protos.h	254.26 KB	-rw-r--r--
ia32intrin.h	12.72 KB	-rw-r--r--
immintrin.h	23.57 KB	-rw-r--r--
intrin.h	28.22 KB	-rw-r--r--
inttypes.h	2.26 KB	-rw-r--r--
invpcidintrin.h	764 B	-rw-r--r--
iso646.h	656 B	-rw-r--r--
keylockerintrin.h	17.98 KB	-rw-r--r--
larchintrin.h	7.8 KB	-rw-r--r--
limits.h	3.61 KB	-rw-r--r--
lwpintrin.h	5 KB	-rw-r--r--
lzcntintrin.h	3.18 KB	-rw-r--r--
mm3dnow.h	4.5 KB	-rw-r--r--
mm_malloc.h	1.88 KB	-rw-r--r--
mmintrin.h	55.98 KB	-rw-r--r--
module.modulemap	3.33 KB	-rw-r--r--
movdirintrin.h	1.57 KB	-rw-r--r--
msa.h	25.01 KB	-rw-r--r--
mwaitxintrin.h	2.19 KB	-rw-r--r--
nmmintrin.h	709 B	-rw-r--r--
opencl-c-base.h	30.38 KB	-rw-r--r--
opencl-c.h	874.39 KB	-rw-r--r--
pconfigintrin.h	1.19 KB	-rw-r--r--
pkuintrin.h	934 B	-rw-r--r--
pmmintrin.h	10.5 KB	-rw-r--r--
popcntintrin.h	1.82 KB	-rw-r--r--
prfchiintrin.h	2.02 KB	-rw-r--r--
prfchwintrin.h	2.06 KB	-rw-r--r--
ptwriteintrin.h	1.05 KB	-rw-r--r--
raointintrin.h	6.59 KB	-rw-r--r--
rdpruintrin.h	1.59 KB	-rw-r--r--
rdseedintrin.h	2.85 KB	-rw-r--r--
riscv_ntlh.h	855 B	-rw-r--r--
rtmintrin.h	1.25 KB	-rw-r--r--
s390intrin.h	604 B	-rw-r--r--
serializeintrin.h	881 B	-rw-r--r--
sgxintrin.h	1.77 KB	-rw-r--r--
sha512intrin.h	5.95 KB	-rw-r--r--
shaintrin.h	7.37 KB	-rw-r--r--
sifive_vector.h	522 B	-rw-r--r--
sm3intrin.h	7.29 KB	-rw-r--r--
sm4intrin.h	8.2 KB	-rw-r--r--
smmintrin.h	99.32 KB	-rw-r--r--
stdalign.h	911 B	-rw-r--r--
stdarg.h	1.66 KB	-rw-r--r--
stdatomic.h	8.3 KB	-rw-r--r--
stdbool.h	1.04 KB	-rw-r--r--
stddef.h	4.16 KB	-rw-r--r--
stdint.h	32.49 KB	-rw-r--r--
stdnoreturn.h	1.17 KB	-rw-r--r--
tbmintrin.h	3.15 KB	-rw-r--r--
tgmath.h	29.68 KB	-rw-r--r--
tmmintrin.h	29.51 KB	-rw-r--r--
tsxldtrkintrin.h	1.97 KB	-rw-r--r--
uintrintrin.h	4.96 KB	-rw-r--r--
unwind.h	11.21 KB	-rw-r--r--
vadefs.h	1.39 KB	-rw-r--r--
vaesintrin.h	2.46 KB	-rw-r--r--
varargs.h	477 B	-rw-r--r--
vecintrin.h	360.82 KB	-rw-r--r--
velintrin.h	2.1 KB	-rw-r--r--
velintrin_approx.h	3.54 KB	-rw-r--r--
velintrin_gen.h	69.06 KB	-rw-r--r--
vpclmulqdqintrin.h	1.06 KB	-rw-r--r--
waitpkgintrin.h	1.33 KB	-rw-r--r--
wasm_simd128.h	76.25 KB	-rw-r--r--
wbnoinvdintrin.h	749 B	-rw-r--r--
wmmintrin.h	659 B	-rw-r--r--
x86gprintrin.h	2.32 KB	-rw-r--r--
x86intrin.h	1.81 KB	-rw-r--r--
xmmintrin.h	106.73 KB	-rw-r--r--
xopintrin.h	19.96 KB	-rw-r--r--
xsavecintrin.h	2.51 KB	-rw-r--r--
xsaveintrin.h	1.64 KB	-rw-r--r--
xsaveoptintrin.h	1 KB	-rw-r--r--
xsavesintrin.h	1.24 KB	-rw-r--r--
xtestintrin.h	873 B	-rw-r--r--

Code Editor : hexagon_circ_brev_intrinsics.h

//===----------------------------------------------------------------------===//
//
// Part of the LLVM Project, under the Apache License v2.0 with LLVM Exceptions.
// See https://llvm.org/LICENSE.txt for license information.
// SPDX-License-Identifier: Apache-2.0 WITH LLVM-exception
//
//===----------------------------------------------------------------------===//

#ifndef _HEXAGON_CIRC_BREV_INTRINSICS_H_
#define _HEXAGON_CIRC_BREV_INTRINSICS_H_ 1

#include <hexagon_protos.h>
#include <stdint.h>

/* Circular Load */
/* ==========================================================================
   Assembly Syntax:       Return=instruction()
   C Intrinsic Prototype: void Q6_circ_load_update_D(Word64 dst, Word64 *ptr, UWord32 incr, UWord32 bufsize, UWord32 K)
   Instruction Type:      InstructionType
   Execution Slots:       SLOT0123
   ========================================================================== */
#define Q6_circ_load_update_D(dest,ptr,incr,bufsize,K)  \
    { ptr = (int64_t *) HEXAGON_circ_ldd (ptr, &(dest), ((((K)+1)<<24)|((bufsize)<<3)), ((incr)*8)); }

/* ==========================================================================
   Assembly Syntax:       Return=instruction()
   C Intrinsic Prototype: void Q6_circ_load_update_W(Word32 dst, Word32 *ptr, UWord32 incr, UWord32 bufsize, UWord32 K)
   Instruction Type:      InstructionType
   Execution Slots:       SLOT0123
   ========================================================================== */
#define Q6_circ_load_update_W(dest,ptr,incr,bufsize,K)  \
    { ptr = (int *) HEXAGON_circ_ldw (ptr, &(dest), (((K)<<24)|((bufsize)<<2)), ((incr)*4)); }

/* ==========================================================================
   Assembly Syntax:       Return=instruction()
   C Intrinsic Prototype: void Q6_circ_load_update_H(Word16 dst, Word16 *ptr, UWord32 incr, UWord32 bufsize, UWord32 K)
   Instruction Type:      InstructionType
   Execution Slots:       SLOT0123
   ========================================================================== */
#define Q6_circ_load_update_H(dest,ptr,incr,bufsize,K)  \
    { ptr = (int16_t *) HEXAGON_circ_ldh (ptr, &(dest), ((((K)-1)<<24)|((bufsize)<<1)), ((incr)*2)); }

/* ==========================================================================
   Assembly Syntax:       Return=instruction()
   C Intrinsic Prototype: void Q6_circ_load_update_UH( UWord16 dst,  UWord16 *ptr, UWord32 incr, UWord32 bufsize, UWord32 K)
   Instruction Type:      InstructionType
   Execution Slots:       SLOT0123
   ========================================================================== */
#define Q6_circ_load_update_UH(dest,ptr,incr,bufsize,K) \
    { ptr = (uint16_t *) HEXAGON_circ_lduh (ptr, &(dest), ((((K)-1)<<24)|((bufsize)<<1)), ((incr)*2)); }

/* ==========================================================================
   Assembly Syntax:       Return=instruction()
   C Intrinsic Prototype: void Q6_circ_load_update_B(Word8 dst, Word8 *ptr, UWord32 incr, UWord32 bufsize, UWord32 K)
   Instruction Type:      InstructionType
   Execution Slots:       SLOT0123
   ========================================================================== */
#define Q6_circ_load_update_B(dest,ptr,incr,bufsize,K)  \
    { ptr = (int8_t *) HEXAGON_circ_ldb (ptr, &(dest), ((((K)-2)<<24)|(bufsize)), incr); }

/* ==========================================================================
   Assembly Syntax:       Return=instruction()
   C Intrinsic Prototype: void  Q6_circ_load_update_UB(UWord8 dst, UWord8 *ptr, UWord32 incr, UWord32 bufsize, UWord32 K)
   Instruction Type:      InstructionType
   Execution Slots:       SLOT0123
   ========================================================================== */
#define Q6_circ_load_update_UB(dest,ptr,incr,bufsize,K) \
    { ptr = (uint8_t *) HEXAGON_circ_ldub (ptr, &(dest), ((((K)-2)<<24)|(bufsize)), incr); }

/* Circular Store */
/* ==========================================================================
   Assembly Syntax:       Return=instruction()
   C Intrinsic Prototype: void Q6_circ_store_update_D(Word64 *src, Word64 *ptr, UWord32 incr, UWord32 bufsize, UWord32 K)
   Instruction Type:      InstructionType
   Execution Slots:       SLOT0123
   ========================================================================== */
#define Q6_circ_store_update_D(src,ptr,incr,bufsize,K)  \
    { ptr = (int64_t *) HEXAGON_circ_std (ptr, src, ((((K)+1)<<24)|((bufsize)<<3)), ((incr)*8)); }

/* ==========================================================================
   Assembly Syntax:       Return=instruction()
   C Intrinsic Prototype: void Q6_circ_store_update_W(Word32 *src, Word32 *ptr, UWord32 incr, UWord32 bufsize, UWord32 K)
   Instruction Type:      InstructionType
   Execution Slots:       SLOT0123
   ========================================================================== */
#define Q6_circ_store_update_W(src,ptr,incr,bufsize,K)  \
    { ptr = (int *) HEXAGON_circ_stw (ptr, src, (((K)<<24)|((bufsize)<<2)), ((incr)*4)); }

/* ==========================================================================
   Assembly Syntax:       Return=instruction()
   C Intrinsic Prototype: void Q6_circ_store_update_HL(Word16 *src, Word16 *ptr, UWord32 incr, UWord32 bufsize, UWord32 K)
   Instruction Type:      InstructionType
   Execution Slots:       SLOT0123
   ========================================================================== */
#define Q6_circ_store_update_HL(src,ptr,incr,bufsize,K) \
    { ptr = (int16_t *) HEXAGON_circ_sth (ptr, src, ((((K)-1)<<24)|((bufsize)<<1)), ((incr)*2)); }

/* ==========================================================================
   Assembly Syntax:       Return=instruction()
   C Intrinsic Prototype: void Q6_circ_store_update_HH(Word16 *src, Word16 *ptr, UWord32 incr, UWord32 bufsize, UWord32 K)
   Instruction Type:      InstructionType
   Execution Slots:       SLOT0123
   ========================================================================== */
#define Q6_circ_store_update_HH(src,ptr,incr,bufsize,K) \
    { ptr = (int16_t *) HEXAGON_circ_sthhi (ptr, src, ((((K)-1)<<24)|((bufsize)<<1)), ((incr)*2)); }

/* ==========================================================================
   Assembly Syntax:       Return=instruction()
   C Intrinsic Prototype: void Q6_circ_store_update_B(Word8 *src, Word8 *ptr, UWord32 I4, UWord32 bufsize,  UWord64 K)
   Instruction Type:      InstructionType
   Execution Slots:       SLOT0123
   ========================================================================== */
#define Q6_circ_store_update_B(src,ptr,incr,bufsize,K)  \
    { ptr = (int8_t *) HEXAGON_circ_stb (ptr, src, ((((K)-2)<<24)|(bufsize)), incr); }

/* Bit Reverse Load */
/* ==========================================================================
   Assembly Syntax:       Return=instruction()
   C Intrinsic Prototype: void Q6_bitrev_load_update_D(Word64 dst, Word64 *ptr, UWord32 Iu4)
   Instruction Type:      InstructionType
   Execution Slots:       SLOT0123
   ========================================================================== */
#define Q6_bitrev_load_update_D(dest,ptr,log2bufsize) \
    { ptr = (int64_t *) HEXAGON_brev_ldd (ptr, &(dest), (1<<(16-((log2bufsize) + 3)))); }

/* ==========================================================================
   Assembly Syntax:       Return=instruction()
   C Intrinsic Prototype: void Q6_bitrev_load_update_W(Word32 dst, Word32 *ptr, UWord32 Iu4)
   Instruction Type:      InstructionType
   Execution Slots:       SLOT0123
   ========================================================================== */
#define Q6_bitrev_load_update_W(dest,ptr,log2bufsize) \
    { ptr = (int *) HEXAGON_brev_ldw (ptr, &(dest), (1<<(16-((log2bufsize) + 2)))); }

/* ==========================================================================
   Assembly Syntax:       Return=instruction()
   C Intrinsic Prototype: void Q6_bitrev_load_update_H(Word16 dst, Word16 *ptr, UWord32 Iu4)
   Instruction Type:      InstructionType
   Execution Slots:       SLOT0123
   ========================================================================== */
#define Q6_bitrev_load_update_H(dest,ptr,log2bufsize) \
    { ptr = (int16_t *) HEXAGON_brev_ldh (ptr, &(dest), (1<<(16-((log2bufsize) + 1)))); }

/* ==========================================================================
   Assembly Syntax:       Return=instruction()
   C Intrinsic Prototype: void Q6_bitrev_load_update_UH(UWord16 dst,  UWord16 *ptr, UWord32 Iu4)
   Instruction Type:      InstructionType
   Execution Slots:       SLOT0123
   ========================================================================== */
#define Q6_bitrev_load_update_UH(dest,ptr,log2bufsize) \
    { ptr = (uint16_t *) HEXAGON_brev_lduh (ptr, &(dest), (1<<(16-((log2bufsize) + 1)))); }

/* ==========================================================================
   Assembly Syntax:       Return=instruction()
   C Intrinsic Prototype: void Q6_bitrev_load_update_B(Word8 dst, Word8 *ptr, UWord32 Iu4)
   Instruction Type:      InstructionType
   Execution Slots:       SLOT0123
   ========================================================================== */
#define Q6_bitrev_load_update_B(dest,ptr,log2bufsize) \
    { ptr = (int8_t *) HEXAGON_brev_ldb (ptr, &(dest), (1<<(16-((log2bufsize))))); }

/* ==========================================================================
   Assembly Syntax:       Return=instruction()
   C Intrinsic Prototype: void Q6_bitrev_load_update_UB(UWord8 dst, UWord8 *ptr, UWord32 Iu4)
   Instruction Type:      InstructionType
   Execution Slots:       SLOT0123
   ========================================================================== */
#define Q6_bitrev_load_update_UB(dest,ptr,log2bufsize) \
    { ptr = (uint8_t *) HEXAGON_brev_ldub (ptr, &(dest), (1<<(16-((log2bufsize))))); }

/* Bit Reverse Store */

/* ==========================================================================
   Assembly Syntax:       Return=instruction()
   C Intrinsic Prototype: void Q6_bitrev_store_update_D(Word64 *src, Word64 *ptr, UWord32 Iu4)
   Instruction Type:      InstructionType
   Execution Slots:       SLOT0123
   ========================================================================== */
#define Q6_bitrev_store_update_D(src,ptr,log2bufsize)   \
    { ptr = (int64_t *) HEXAGON_brev_std (ptr, src, (1<<(16-((log2bufsize) + 3)))); }

/* ==========================================================================
   Assembly Syntax:       Return=instruction()
   C Intrinsic Prototype: void Q6_bitrev_store_update_W(Word32 *src, Word32 *ptr, UWord32 Iu4)
   Instruction Type:      InstructionType
   Execution Slots:       SLOT0123
   ========================================================================== */
#define Q6_bitrev_store_update_W(src,ptr,log2bufsize)   \
    { ptr = (int *) HEXAGON_brev_stw (ptr, src, (1<<(16-((log2bufsize) + 2)))); }

/* ==========================================================================
   Assembly Syntax:       Return=instruction()
   C Intrinsic Prototype: void Q6_bitrev_store_update_HL(Word16 *src, Word16 *ptr, Word32 Iu4)
   Instruction Type:      InstructionType
   Execution Slots:       SLOT0123
   ========================================================================== */
#define Q6_bitrev_store_update_HL(src,ptr,log2bufsize)   \
    { ptr = (int16_t *) HEXAGON_brev_sth (ptr, src, (1<<(16-((log2bufsize) + 1)))); }

/* ==========================================================================
   Assembly Syntax:       Return=instruction()
   C Intrinsic Prototype: void Q6_bitrev_store_update_HH(Word16 *src, Word16 *ptr, UWord32 Iu4)
   Instruction Type:      InstructionType
   Execution Slots:       SLOT0123
   ========================================================================== */
#define Q6_bitrev_store_update_HH(src,ptr,log2bufsize)   \
    { ptr = (int16_t *) HEXAGON_brev_sthhi (ptr, src, (1<<(16-((log2bufsize) + 1)))); }

/* ==========================================================================
   Assembly Syntax:       Return=instruction()
   C Intrinsic Prototype: void Q6_bitrev_store_update_B(Word8 *src, Word8 *ptr, UWord32 Iu4)
   Instruction Type:      InstructionType
   Execution Slots:       SLOT0123
   ========================================================================== */
#define Q6_bitrev_store_update_B(src,ptr,log2bufsize)   \
    { ptr = (int8_t *) HEXAGON_brev_stb (ptr, src, (1<<(16-((log2bufsize))))); }

#define HEXAGON_circ_ldd  __builtin_circ_ldd
#define HEXAGON_circ_ldw  __builtin_circ_ldw
#define HEXAGON_circ_ldh  __builtin_circ_ldh
#define HEXAGON_circ_lduh __builtin_circ_lduh
#define HEXAGON_circ_ldb  __builtin_circ_ldb
#define HEXAGON_circ_ldub __builtin_circ_ldub

#define HEXAGON_circ_std  __builtin_circ_std
#define HEXAGON_circ_stw  __builtin_circ_stw
#define HEXAGON_circ_sth  __builtin_circ_sth
#define HEXAGON_circ_sthhi __builtin_circ_sthhi
#define HEXAGON_circ_stb  __builtin_circ_stb

#define HEXAGON_brev_ldd  __builtin_brev_ldd
#define HEXAGON_brev_ldw  __builtin_brev_ldw
#define HEXAGON_brev_ldh  __builtin_brev_ldh
#define HEXAGON_brev_lduh __builtin_brev_lduh
#define HEXAGON_brev_ldb  __builtin_brev_ldb
#define HEXAGON_brev_ldub __builtin_brev_ldub

#define HEXAGON_brev_std  __builtin_brev_std
#define HEXAGON_brev_stw  __builtin_brev_stw
#define HEXAGON_brev_sth  __builtin_brev_sth
#define HEXAGON_brev_sthhi __builtin_brev_sthhi
#define HEXAGON_brev_stb  __builtin_brev_stb

#ifdef __HVX__
/* ==========================================================================
   Assembly Syntax:       if (Qt) vmem(Rt+#0) = Vs
   C Intrinsic Prototype: void Q6_vmaskedstoreq_QAV(HVX_VectorPred Qt, HVX_VectorAddress A, HVX_Vector Vs)
   Instruction Type:      COPROC_VMEM
   Execution Slots:       SLOT0
   ========================================================================== */

#define Q6_vmaskedstoreq_QAV __BUILTIN_VECTOR_WRAP(__builtin_HEXAGON_V6_vmaskedstoreq)

/* ==========================================================================
   Assembly Syntax:       if (!Qt) vmem(Rt+#0) = Vs
   C Intrinsic Prototype: void Q6_vmaskedstorenq_QAV(HVX_VectorPred Qt, HVX_VectorAddress A, HVX_Vector Vs)
   Instruction Type:      COPROC_VMEM
   Execution Slots:       SLOT0
   ========================================================================== */

#define Q6_vmaskedstorenq_QAV __BUILTIN_VECTOR_WRAP(__builtin_HEXAGON_V6_vmaskedstorenq)

/* ==========================================================================
   Assembly Syntax:       if (Qt) vmem(Rt+#0):nt = Vs
   C Intrinsic Prototype: void Q6_vmaskedstorentq_QAV(HVX_VectorPred Qt, HVX_VectorAddress A, HVX_Vector Vs)
   Instruction Type:      COPROC_VMEM
   Execution Slots:       SLOT0
   ========================================================================== */

#define Q6_vmaskedstorentq_QAV __BUILTIN_VECTOR_WRAP(__builtin_HEXAGON_V6_vmaskedstorentq)

/* ==========================================================================
   Assembly Syntax:       if (!Qt) vmem(Rt+#0):nt = Vs
   C Intrinsic Prototype: void Q6_vmaskedstorentnq_QAV(HVX_VectorPred Qt, HVX_VectorAddress A, HVX_Vector Vs)
   Instruction Type:      COPROC_VMEM
   Execution Slots:       SLOT0
   ========================================================================== */

#define Q6_vmaskedstorentnq_QAV __BUILTIN_VECTOR_WRAP(__builtin_HEXAGON_V6_vmaskedstorentnq)

#endif

#endif  /* #ifndef _HEXAGON_CIRC_BREV_INTRINSICS_H_ */

#ifdef __NOT_DEFINED__
/*** comment block template  ***/
/* ==========================================================================
   Assembly Syntax:       Return=instruction()
   C Intrinsic Prototype: ReturnType Intrinsic(ParamType Rs, ParamType Rt)
   Instruction Type:      InstructionType
   Execution Slots:       SLOT0123
   ========================================================================== */
#endif /***  __NOT_DEFINED__  ***/

${this.title}

Code Editor : hexagon_circ_brev_intrinsics.h